电路板之前，设计者需要首先是根据电路的规模、电路板的尺寸和电磁兼容(EMC)的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置和如何在这些层上分布不同的信号。这就是多层

  层叠结构是影响PCB板EMC性能的一个主要的因素，也是抑制电磁干扰的一个重要手段。

  对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题;

  1、确定多层PCB板的层叠结构需要仔细考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对于生产厂商来说，层叠结构对称与否是PCB板制造时要关注的焦点，所以层数的选择需要仔细考虑各方面的需求，以达到最佳的平衡。对于有经验的设计人员来说，在完成元器件的预布局后，会对PCB的布线瓶颈处进行重点分析。结合其他EDA工具分析电路板的布线密度;再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数;然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。这样，整个电路板的板层数目就基本确定了。

  2、元件面下面(第二层)为地平面，提供器件屏蔽层以及为顶层布线提供参考平面;敏感信号层应该与一个内电层相邻(内部电源/地层)，利用内电层的大铜膜来为信号层提供屏蔽。电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外造成干扰。

  4、尽量避免两信号层直接相邻;相邻的信号层之间容易引入串扰，因此导致电路功能失效。在两信号层之间加入地平面可以轻松又有效地避免串扰。

  7、对于母板的层排布，现有母板很难控制平行长距离布线MHZ以下的情况可参照，适当放宽)，建议排布原则：

  注：具体PCB的层的设置时，要对以上原则进行灵活掌握，在领会以上原则的基础上，结合实际单板的需求，如：要不要一关键布线层、电源、地平面的分割情况等，确定层的排布，切忌生搬硬套，或抠住一点不放。

  8、多个接地的内电层可以轻松又有效地降低接地阻抗。例如，A信号层和B信号层采用各自单独的地平面，可以轻松又有效地降低共模干扰。

  一般情况下，设计人员都会选择方案 1 作为 4层板的结构。选择的原因并非方案 2 不可被采用，而是一般的 PCB 板都只在顶层放置元器件，所以采用方案 1 较为妥当。

  但是当在顶层和底层都需要放置元器件，而且内部电源层和地层之间的介质厚度较大，耦合不佳时，就需要仔细考虑哪一层布置的信号线而言，底层的信号线较少，能够使用大面积的铜膜来与 POWER 层耦合;反之，如果元器件主要布置在底层，则应该选用方案 2 来制板。

  如果采用层叠结构，那么电源层和地线层本身就已经耦合，考虑对称性的要求，一般采用方案 1。

  在完成 4 层板的层叠结构分析后，下面通过一个 6 层板组合方式的例子来说明 6 层板层叠结构的排列组合方式和优选方法。

  方案 1 采用了 4 层信号层和 2 层内部电源/接地层，具有较多的信号层，有利于元器件之间的布线工作，但是该方案的缺陷也较为显著，表现为以下两方面。

  方案 2 相对于方案 1，电源层和地线层有了充分的耦合，比方案 1 有一定的优势，但是

  相对于方案 1 和方案 2，方案 3 减少了一个信号层，多了一个内电层，虽然可供布线的层面减少了，但是该方案解决了方案 1 和方案 2 共有的缺陷。

  ② 每个信号层都与内电层直接相邻，与其他信号层均有有效的隔离，不易发生串扰。

  综合每个方面，方案 3 显然是最优化的一种，同时，方案 3 也是 6 层板常用的层叠结构。通过对以上两个例子的分析，相信读者已经对层叠结构有了一定的认识，但是在有一些时候，某一个方案并不能够满足所有的要求，这就需要仔细考虑各项设计原则的优先级问题。遗憾的是由于电路板的板层设计和实际电路的特点紧密关联，不同电路的抗干扰性能和设计侧重点各有所不同，所以事实上这些原则并没有确定的优先级可供参考。但能确定的是，设计原则 2(内部电源层和地层之间应该紧密耦合)在设计时需要首先得到满足，另外如果电路中需要传输高速信号，那么设计原则 3(电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间)就必须得到满足。

  本身这个布线顺序并不一定是固定的，但是有一些标准和原则来约束：如top层和bottom的相邻层用GND，确保单板的EMC特性;如每个信号层优选使用GND层做参考平面;整个单板都用到的电源优先铺整块铜皮;易受干扰的、高速的、沿跳变的优选走内层等等。

  产品有8组网口与光口，测试时发现第八组光口与芯片间的信号调试不通，导致光口8调试不通，无法工作，其他7组光口通信正常。

  根据客户端提供的信息，确认为L6层光口8与芯片8之间的两条差分阻抗线调试不通;

  线层阻抗设计较为特殊，L6层阻抗参考L5/L7层，L5层阻抗参考L4/L6层，其中L5/L6层互为参考层，中间未做地层屏蔽，光口8与芯片8之间线层间存在较长的平行信号线%长度)易引起相互干扰，进而影响了阻抗的精准度，阻抗线的设计屏蔽层不完整，也造成阻抗的不连续性，其他7组部分也有相似问题，但相对较轻微。

  L56层存在特殊设计(均为信号层，存在差分阻抗平行设计、相邻阻抗层间未设计参考地层)，客户端未最大限度地考虑相邻层走线存在的干扰，导致调试不通问题。

  与客户沟通对叠层来优化，将L45、L56、L67层结构可以进行了调整，介质层厚度分别由20.87mil、6mil、13mil 调整为5.12mil、22.44mil、5.12mil，将而L4、L7间的参考地层间的距离拉近，L56层互为参考且屏蔽不足的线路层距离拉远，减少干扰。

  通过调整叠层结构，拉大L56层相邻信号层之间的距离，串扰造成的系统故障问题得到解决。